

843.41106X00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

ASAYAMA, et al.

Serial No.:

Not assigned

Filed:

January 22, 2002

Title:

SEMICONDUCTOR DEVICE, METHOD OF MEASURING THE

SAME, AND METHOD OF MANUFACTURING THE SAME

Group:

Not assigned

LETTER CLAIMING RIGHT OF PRIORITY

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231 January 22, 2002

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Application No.(s) 2001-013028 filed January 22, 2001.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Gregory E. Montone

Registration No. 28,141

GEM/amr Attachment (703) 312-6600



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 1月22日

出 願 番 号 Application Number:

特願2001-013028

出 願 人 Applicant(s):

株式会社日立製作所

JC821 U.S. PTO 10/051056 01/22/02

2001年11月16日

特許庁長官 Commissioner, Japan Patent Office



特2001-013028

【書類名】

特許願

【整理番号】

H00017581

【提出日】

平成13年 1月22日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/88

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

朝山 匡一郎

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

三井 泰裕

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

荒川 史子

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

蒲原 史朗

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

大路 譲

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所



【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】 006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体装置およびその測定方法、ならびに半導体装置の製造方法

【特許請求の範囲】

【請求項1】 最上層配線で構成される一辺が0.5μm以下の矩形の第1 電極パッドを備えた複数のTEGが、スクライブ領域に配置されていることを特 徴とする半導体装置。

【請求項2】 最上層配線で構成される一辺が1μm以下の矩形の第1電極 パッドを備えた複数のTEGが、スクライブ領域に配置されていることを特徴と する半導体装置。

【請求項3】 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGが、スクライブ領域に配置されていることを特徴とする半導体装置。

【請求項4】 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドと、前記最上層配線で構成される一辺が20μm以上の矩形の第2電極パッドとを備えた複数のTEGが、スクライブ領域に配置されていることを特徴とする半導体装置。

【請求項5】 請求項3記載の半導体装置において、前記最上層配線で構成される一辺が20μm以上の矩形の第2電極パッドを備えた複数のTEGが、さらにスクライブ領域に配置されていることを特徴とする半導体装置。

【請求項6】 請求項3記載の半導体装置において、前記第1電極パッドの一辺が、前記第1電極パッドとその下層の配線とをつなぐ接続孔の径に前記第1電極パッドと前記接続孔との合わせ余裕を加えた寸法を越えないことを特徴とする半導体装置。

【請求項7】 請求項3記載の半導体装置において、前記第1電極パッドの一辺が、前記第1電極パッドとその下層の配線とをつなぐ接続孔の径の約4/3倍程度であることを特徴とする半導体装置。

【請求項8】 請求項3記載の半導体装置において、前記スクライブ領域は 保護膜によって覆われていることを特徴とする半導体装置。





【請求項9】 請求項3記載の半導体装置において、前記第1電極パッドが 島状に露出していることを特徴とする半導体装置。

【請求項10】 請求項5記載の半導体装置において、前記第1電極パッドの表面は保護膜によって覆われ、前記第2電極パッドの表面の一部は前記保護膜が除去されて露出していることを特徴とする半導体装置。

【請求項11】 請求項4記載の半導体装置において、前記第2電極パッド は複数のTEGに共有接続されていることを特徴とする半導体装置。

【請求項12】 請求項5記載の半導体装置において、前記第2電極パッドは複数のTEGに共有接続されていることを特徴とする半導体装置。

【請求項13】 最上層配線で構成される引き出し電極を備えた複数のTE Gが、製品回路領域に配置されていることを特徴とする半導体装置。

【請求項14】 最上層配線で構成される一辺が10μm以下の矩形の第1 電極パッドを備えた複数のTEGが、前記第1電極パッドの表面を保護膜で覆われて第1スクライブ領域に配置されており、

前記第1電極パッド上の前記保護膜を除去して前記第1電極パッドの表面の一部を露出させた後、先端の曲率半径が約0.05~0.8μm程度の探針を前記第1電極パッドに接触させて前記TEGを測定することを特徴とする半導体装置の測定方法。

【請求項15】 請求項14記載の半導体装置の測定方法において、半導体製品の歩留まりを向上させることを特徴とする半導体装置の測定方法。

【請求項16】 請求項14記載の半導体装置の測定方法において、前記第 1電極パッド上の前記保護膜は集束イオンビーム法または選択エッチング法によって除去されることを特徴とする半導体装置の測定方法。

【請求項17】 請求項14記載の半導体装置の測定方法において、さらに前記最上層配線で構成される一辺が20μm以上の矩形の第2電極パッドを備えた複数のTEGが、前記第2電極パッド上の前記保護膜を除去することによって前記第2電極パッドの表面の一部を露出させて第2スクライブ領域に配置されていることを特徴とする半導体装置の測定方法。

【請求項18】 最上層を保護膜で覆われた製品回路領域に論理回路が配置



されており、

所定の領域の前記保護膜を除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が約0.05~0.8 μ m程度の探針を前記引き出し電極に接触させて前記論理回路の論理値を評価することを特徴とする半導体装置の測定方法。

【請求項19】 請求項18記載の半導体装置の測定方法において、半導体製品の歩留まりを向上させることを特徴とする半導体装置の測定方法。

【請求項20】 請求項18記載の半導体装置の測定方法において、所定の領域の前記保護膜は集束イオンビーム法または選択エッチング法によって除去されることを特徴とする半導体装置の測定方法。

【請求項21】 請求項18記載の半導体装置の測定方法において、前記論理回路はn本の入力端子とm本の出力端子とを有し、n+m+3本の探針を前記引き出し電極に接触させて前記論理回路の論理値を評価することを特徴とする半導体装置の測定方法。

【請求項22】 請求項21記載の半導体装置の測定方法において、前記探針のうち1本は、接触確認用の探針であることを特徴とする半導体装置の測定方法。

【請求項23】 最上層を保護膜で覆われた製品回路領域にTEGが配置されており、

所定の領域の前記保護膜を除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が約0.05~0.8μm程度の探針を前記引き出し電極に接触させて前記TEGを測定することを特徴とする半導体装置の測定方法。

【請求項24】 請求項23記載の半導体装置の測定方法において、半導体製品の歩留まりを向上させることを特徴とする半導体装置の測定方法。

【請求項25】 請求項23記載の半導体装置の測定方法において、所定の 領域の前記保護膜は集束イオンビーム法または選択エッチング法によって除去さ れることを特徴とする半導体装置の測定方法。

【請求項26】 (a)最上層配線で一辺が10μm以下の矩形の第1電極





パッドをスクライブ領域に形成し、前記最上層配線でボンディングパッドを製品 回路領域に形成する工程と、

- (b) 前記最上層配線の上層に、保護膜を形成する工程と、
- (c) 前記保護膜の所定の領域を除去し、前記ボンディングパッドの表面の一部 を露出させる工程とを有し、

前記最上層配線は、導電体の堆積およびリソグラフィ法によるパターニングに より形成されることを特徴とする半導体装置の製造方法。

【請求項27】 請求項26記載の半導体装置の製造方法において、前記(a)工程は、前記最上層配線で一辺が20μm以上の第2電極パッドを前記スクライブ領域に形成する工程を含み、前記(c)工程は、前記第2電極パッドの表面の一部を露出させる工程を含むことを特徴とする半導体装置の製造方法。

【請求項28】 (a) 半導体基板上に第1絶縁膜、ストッパ絶縁膜および第2絶縁膜を順次形成する工程と、

- (b) 前記第1絶縁膜に接続孔を形成し、前記ストッパ絶縁膜および前記第2絶縁膜に配線溝を形成する工程と、
- (c) 前記接続孔および前記配線溝内に導体膜を埋め込み、前記接続孔および前記配線溝以外の領域の前記導体膜をCMP法により除去することによって、接続部材と一体に形成された第1電極パッドを第1スクライブ領域に形成する工程と
 - (d) 前記第1電極パッドの上層に保護膜を形成する工程と、
- (e) 前記ストッパ絶縁膜をエッチングストッパ層として、前記第1スクライブ 領域の前記保護膜および前記第2絶縁膜を除去して前記第1電極パッドを露出さ せる工程とを有することを特徴とする半導体装置の製造方法。

【請求項29】 請求項28記載の半導体装置の製造方法において、前記(c)工程は、接続部材と一体に形成されたボンディングパッドを製品回路領域に形成する工程を含み、前記(d)工程は、前記ボンディングパッドの上層に保護膜を形成する工程を含み、前記(e)工程は、前記製品回路領域の前記保護膜の所定の領域を除去して前記ボンディングパッドの表面の一部を露出させる工程を含むことを特徴とする半導体装置の製造方法。



【請求項30】 請求項28記載の半導体装置の製造方法において、前記(c)工程は、接続部材と一体に形成された第2電極パッドを第2スクライブ領域に形成し、さらに接続部材と一体に形成されたボンディングパッドを製品回路領域に形成する工程を含み、前記(d)工程は、前記第2電極パッドおよび前記ボンディングパッドの上層に保護膜を形成する工程を含み、前記(e)工程は、前記第2スクライブ領域の前記保護膜の所定の領域を除去して前記第2電極パッドの表面の一部を露出させ、さらに前記製品回路領域の前記保護膜の所定の領域を除去して前記ボンディングパッドの表面の一部を露出させる工程を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置およびその製造技術に関し、特に、特性評価または不良 解析を行う半導体素子を備えた半導体装置に適用して有効な技術に関する。

[0002]

【従来の技術】

従来の半導体素子の特性評価または不良解析は、プローブと呼ばれる探針を評価用の試料(以下、TEG (testelement group)と称す)の表面上に形成された電極にあて、半導体素子の特定部分との電気的接触をはかる装置、いわゆるプローバを用いて行われている。

[0003]

プローバを用いた測定には、幾つかの方法が提案されており、たとえば富松らの特開平9-326425号公報には、走査型電子顕微鏡で観察しながら、探針移動制御回路による制御で、探針移動機構により鋭利な先端を有する複数の探針をそれぞれ試料電極に接触電流が飽和するまで接近させ、確実に接触させた後、電気特性測定回路により探針間の電流電圧特性を測定する方法が開示されている

[0004]

また、長谷川らの特開平9-26436号公報には、鋭利な先端を有する複数



本の探針を、試料表面の法線から傾け、かつ方位各30°以上の間隔で配置する方法が開示されている。

[0005]

また、山口らの特開平8-88258号公報には、電子ビームまたはイオンビームを半導体材料片の表面または断面の動作領域、あるいはその近傍に的を絞って照射することで得られた電流の一部が、プローブの微細な探針に流れるように探針を動作領域に相当する部位に接触させて走査して電流を測定し、動作領域内での電流の変化を検出する方法が開示されている。

[0006]

また、吉田の特開平8-153763号公報には、MOSFETなどの縦型半 導体装置において、ドレイン電極の電位を測定するために設けられた測定電極に 接触させたドレイン側測定プローブと、ソース電極に接触させたソース側測定プローブにて電圧を検出する方法が述べられている。

[0007]

また、村上らの特開平9-196970号公報には、複数の探針と、それらの探針にそれぞれ接続された配線パターンを有するリング状のプリント配線板と、そのプリント配線板の中心孔に係合して同心状に取付けられ、探針を保持するリング状の保持台とを具備するプローブカードに関して述べられている。

[0008]

また、本間の特開昭54-111286号公報には、半導体ウエハの裏面に導 電性物質を付着させた後、ウエハプローバのステージに半導体ウエハを載せ、ス テージに電圧を印加した後、半導体装置を検査する方法が述べられている。

[0009]

また、国政の特開平11-133061号公報には、ウエハ上の複数のペレット領域に形成された半導体集積回路の電極パッドに接触する複数のプローブ針と、プローブ針が電極パッドに接触するときにこの電極パッドを有するペレット領域周辺のスクライブ線に接触する複数のダミー針とを備えたプローブカードが記載されている。

[0010]



【発明が解決しようとする課題】

ところで、ウエハ上の半導体製品を評価するTEGは、通常スクライブ領域と呼ばれるチップに切り取る領域に配置されているが、ウエハー枚あたりのチップ獲得数を増やすために、チップ面積の縮小に加えてスクライブ領域は狭くなる傾向にある。一方、スクライブ領域は、たとえばフォトターゲットや合わせマークなど製造プロセスにおいて必要なパターンが数多く含まれており、収容できるTEGの数が制限される。しかもTEGが配置される領域の70~80%程度は、探針を接触させるための一辺が100μm程度の電極パッドによって占められているため、チップの良・不良を判定するウエハ検査用のTEGを除いて、配置できる評価用のTEGの数はわずかである。

[0011]

このため、半導体製品において不良や歩留まり低下が起きても、これを解析できる有効なTEGがなく、迅速な不良対策ができないという問題が生ずることが本発明者によって明らかとなった。

[0012]

さらに、半導体製品の実デバイスにおいても、チップ面積の縮小に伴い不良解析用の電極パッドを削除する傾向にある。特に、特定用途向き集積回路、いわゆるASIC (application specific integrated circuit) では、チップにテストパターン発生器を組み込んだBIST (built in self test) 法と呼ばれる診断方式が使用されており、回路機能やデバイス機能を検査するための信号入出力用のパッドさえ省略されている。

[0013]

このため、半導体製品において歩留まりの低下が生じても、これを解析するための外部からの任意の計測ができず、不具合の原因を特定することが難しいという問題が生ずる。

[0014]

本発明の目的は、スクライブ領域に多数配置されたTEGを測定することにより、半導体装置の歩留まりを向上することのできる技術を提供することにある。

[0015]



また、本発明の目的は、半導体製品の実デバイスの特性評価または不良解析を 行うことにより、半導体装置の歩留まりを向上することのできる技術を提供する ことにある。

[0016]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0017]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

- (1) 本発明の半導体装置は、最上層配線で構成される一辺が 0.5 μ m以下の 矩形の第1電極パッドを備えた複数のTEGが、スクライブ領域に配置されてい るものである。
- (2) 本発明の半導体装置は、最上層配線で構成される一辺が 1 μ m以下の矩形 の第 1 電極パッドを備えた複数の T E G が、スクライブ領域に配置されているものである。
- (3) 本発明の半導体装置は、最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGが、スクライブ領域に配置されているものである。
- (4) 本発明の半導体装置の測定方法は、最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGが、第1電極パッドの表面を保護膜で覆われてスクライブ領域に配置されており、第1電極パッド上の保護膜を除去して第1電極パッドの表面の一部を露出させた後、先端の曲率半径が約0.05~0.8μm程度の探針を第1電極パッドに接触させてTEGを測定するものである。
- (5) 本発明の半導体装置の測定方法は、最上層を保護膜で覆われた製品回路領域に論理回路が配置されており、所定の領域の保護膜を除去して最上層配線で構成される引き出し電極の表面を露出させた後、先端の曲率半径が約0.05~0.8 μ m程度の探針を引き出し電極に接触させて論理回路の論理値を評価するもの



である。

(6) 本発明の半導体装置の測定方法は、最上層を保護膜で覆われた製品回路領域にTEGが配置されており、所定の領域の保護膜を除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が約0.05~0.8 μ m程度の探針を引き出し電極に接触させてTEGを測定するものである。

[0018]

上記した手段によれば、スクライブ領域に多数のTEGを配置することができ、これらTEGの特性を評価することによって多くのデータを得ることができる。これにより、開発および量産段階における半導体製品の歩留まりの維持、向上を実現することができる。


[0019]

さらに、半導体製品の任意の引き出し電極に先端が鋭利な探針を接触させることで、実デバイスの特性評価または不良解析を行うことができる。これにより、 たとえば基本回路単位で諸特性や不良箇所の同定を明らかにすることができ、また、半導体製品における不良個所、不良回路等を短期間に絞りこむことができて、半導体製品の歩留まりを向上することができる。


[0020]

本願のその他の発明を箇条書きで示せば以下のごとくである。すなわち、


- 1. 最上層配線で構成される一辺が 10μ m以下の矩形の第1 電極パッドを備えた複数のTEGと、最上層配線で構成される一辺が 20μ m以上の矩形の第2 電極パッドを備えた複数のTEGとがスクライブ領域に配置されている。
- 2. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGと、最上層配線で構成される一辺が20μm以上の矩形の第2電極パッドを備えた複数のTEGとがスクライブ領域に配置されており、第2電極パッドは複数のTEGに共有接続されている。
- 3. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドと、最上層配線で構成される一辺が20μm以上の矩形の第2電極パッドとを備えた複数のTEGがスクライブ領域に配置されている。



- 5. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGがスクライブ領域に配置されており、第1電極パッドの一辺が、第1電極パッドとその下層の配線とをつなぐ接続孔の径に第1電極パッドと接続孔との合わせ余裕を加えた寸法を越えないものである。
- 6. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGがスクライブ領域に配置されており、第1電極パッドの一辺が、第1電極パッドとその下層の配線とをつなぐ接続孔の径の約4/3倍程度である
- 7. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGがスクライブ領域に配置されており、スクライブ領域は保護膜によって覆われている。
- 8. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGがスクライブ領域に配置されており、第1電極パッドが島状に露出している。
- 9. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGが第1スクライブ領域に配置され、最上層配線で構成される一辺が20μm以上の矩形の第2電極パッドを備えた複数のTEGが第2スクライブ領域に配置されており、第1電極パッドの表面は保護膜によって覆われ、第2電極パッドの表面の一部は保護膜が除去されて露出している。
- 10. 最上層配線で構成される引き出し電極を備えた複数のTEGが、製品回路 領域に配置されている。
- 11. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGが、第1電極パッドの表面を保護膜で覆われてスクライブ領域に配置されており、第1電極パッド上の保護膜を除去して第1電極パッドの表面の一部を露出させた後、先端の曲率半径が約0.05~0.8μm程度の探針を第



- 12. 最上層配線で構成される一辺が 10μ m以下の矩形の第1電極パッドを備えた複数のTEGが、第1電極パッドの表面を保護膜で覆われてスクライブ領域に配置されており、第1電極パッド上の保護膜を集束イオンビーム法または選択エッチング法で除去して第1電極パッドの表面の一部を露出させた後、先端の曲率半径が約 $0.05\sim0.8\mu$ m程度の探針を第1電極パッドに接触させてTEGを測定する。
- 13. 最上層配線で構成される一辺が10μm以下の矩形の第1電極パッドを備えた複数のTEGが、第1電極パッドの表面を保護膜で覆われて第1スクライブ領域に配置され、最上層配線で構成される一辺が20μm以上の矩形の第2電極パッドを備えた複数のTEGが、第2電極パッド上の保護膜を除去することによって第2電極パッドの表面の一部を露出させて第2スクライブ領域に配置されており、第1電極パッド上の保護膜を除去して第1電極パッドの表面の一部を露出させた後、先端の曲率半径が約0.05~0.8μm程度の探針を第1電極パッドに接触させてTEGを測定する。
- 14. 最上層を保護膜で覆われた製品回路領域に論理回路が配置されており、所定の領域の保護膜を除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が約0.05~0.8 μ m程度の探針を引き出し電極に接触させて論理回路の論理値を評価し、半導体製品の歩留まりを向上させる。
- 15. 最上層を保護膜で覆われた製品回路領域に論理回路が配置されており、所定の領域の保護膜を集束イオンビーム法または選択エッチング法で除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が約0.05~0.8 μ m程度の探針を引き出し電極に接触させて論理回路の論理値を評価する。
- 16. 最上層を保護膜で覆われた製品回路領域にn本の入力端子とm本の出力端子とを有する論理回路が配置されており、所定の領域の保護膜を除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が



- 17. 最上層を保護膜で覆われた製品回路領域にn本の入力端子とm本の出力端子とを有する論理回路が配置されており、所定の領域の保護膜を除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、1本を接触確認用とする先端の曲率半径が約0.05~0.8 μ m程度のn+m+3本の探針を引き出し電極に接触させて論理回路の論理値を評価する。
- 18. 最上層を保護膜で覆われた製品回路領域にTEGが配置されており、所定の領域の保護膜を除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が約0.05~0.8 μ m程度の探針を引き出し電極に接触させてTEGを測定し、半導体製品の歩留まりを向上させる。
- 19. 最上層を保護膜で覆われた製品回路領域にTEGが配置されており、所定の領域の保護膜を集束イオンビーム法または選択エッチング法で除去して最上層配線で構成される引き出し電極の表面の一部を露出させた後、先端の曲率半径が約0.05~0.8 μ m程度の探針を引き出し電極に接触させてTEGを測定する
- 20. 最上層配線で一辺が10μm以下の矩形の第1電極パッドをスクライブ領域に形成し、最上層配線でボンディングパッドを製品回路領域に形成する工程と、最上層配線の上層に保護膜を形成する工程と、保護膜の所定の領域を除去し、ボンディングパッドの表面の一部を露出させる工程とを有し、上記最上層配線を導電体の堆積およびリソグラフィ法によるパターニングによって形成する。
- 21. 最上層配線で一辺が10μm以下の矩形の第1電極パッド、および一辺が20μm以上の第2電極パッドをスクライブ領域に形成し、最上層配線でボンディングパッドを製品回路領域に形成する工程と、最上層配線の上層に保護膜を形成する工程と、保護膜の所定の領域を除去し、第2電極パッドの表面の一部およびボンディングパッドの表面の一部を露出させる工程とを有し、上記最上層配線を導体膜の堆積およびリソグラフィ法によるパターニングによって形成する。
- 22. 半導体基板上に第1絶縁膜、ストッパ絶縁膜および第2絶縁膜を順次形成する工程と、第1絶縁膜に接続孔を形成し、ストッパ絶縁膜および第2絶縁膜に



配線溝を形成する工程と、接続孔および配線溝内に導体膜を埋め込み、接続孔および配線溝以外の領域の導体膜をCMP法により除去することによって、接続部材と一体に形成された第1電極パッドをスクライブ領域に形成する工程と、第1電極パッドの上層に保護膜を形成する工程と、ストッパ絶縁膜をエッチングストッパ層として、スクライブ領域の保護膜および第2絶縁膜を除去して第1電極パッドを露出させる工程とを有する。

23. 半導体基板上に第1 絶縁膜、ストッパ絶縁膜および第2 絶縁膜を順次形成する工程と、第1 絶縁膜に接続孔を形成し、ストッパ絶縁膜および第2 絶縁膜に配線溝を形成する工程と、接続孔および配線溝内に導体膜を埋め込み、接続孔および配線溝以外の領域の導体膜をCMP法により除去することによって、接続部材と一体に形成された第1 電極パッドをスクライブ領域に形成し、同時に接続部材と一体に形成されたボンディングパッドを製品回路領域に形成する工程と、第1 電極パッドおよびボンディングパッドの上層に保護膜を形成する工程と、ストッパ絶縁膜をエッチングストッパ層として、スクライブ領域の保護膜および第2 絶縁膜を除去して第1 電極パッドを露出させ、同時に製品回路領域の保護膜の所定の領域を除去してボンディングパッドの表面の一部を露出させる工程とを有する。

24. 半導体基板上に第1絶縁膜、ストッパ絶縁膜および第2絶縁膜を順次形成する工程と、第1絶縁膜に接続孔を形成し、ストッパ絶縁膜および第2絶縁膜に配線溝を形成する工程と、接続孔および配線溝内に導体膜を埋め込み、接続孔および配線溝以外の領域の導体膜をCMP法により除去することによって、接続部材と一体に形成された第1電極パッドを第1スクライブ領域に形成し、接続部材と一体に形成された第2電極パッドを第2スクライブ領域に形成し、さらに接続部材と一体に形成されたボンディングパッドを製品回路領域に形成する工程と、第1電極パッド、第2電極パッドおよびボンディングパッドの上層に保護膜を形成する工程と、ストッパ絶縁膜をエッチングストッパ層として、第1スクライブ領域の保護膜および第2絶縁膜を除去して第1電極パッドを露出させ、第2スクライブ領域の保護膜の所定の領域を除去して第2電極パッドの表面の一部を露出させ、さらに製品回路領域の保護膜の所定の領域を除去してボンディングパッド



の表面の一部を露出させる工程とを有する。

[0021]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

[0022]

なお、本願において、半導体装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、SOI(silicon on insulator)基板やTFT(thin film transistor)液晶製造用基板などといった他の基板上に作られるものを含むものとする。また、ウエハとは半導体装置の製造に用いる単結晶シリコン基板(一般にほぼ円盤形)、SOI基板、ガラス基板その他の絶縁、半絶縁または半導体基板などやそれらを複合した基板をいう。

[0023]

チップまたはチップ領域は、ウエハを前工程が終了したあとに、分割される部分に対応する単位集積回路領域である。

[0024]

さらに、以下の実施の形態において、要素の数等(個数、数値、量、範囲などを含む)に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素(要素ステップ等を含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことはいうまでもない。

[0025]

同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。たとえば「矩形」とは、長方形、正方形などの四角形であって、隅の丸



い四角形や斜め四角形も含むものである。このことは、上記数値および範囲についても同様である。

[0026]

(実施の形態1)

図1に、ウエハSW内のスクライブ領域SLを示す。

[0027]

半導体集積回路が作り込まれるチップCPは、一つずつ別々に作られるのではなく、数十個から数百個のチップCPが一枚のウエハSW上に一括同時に製造され、その後個々のチップCPに分割される。ウエハSWを個々のチップCPに分割する工程はダイシングまたはスクライビングと呼ばれ、幅約50μm程度の円盤型の切断刃を高速で回転させて、ウエハSWを完全切断する方法である。この切断に使用される領域がスクライブ領域(図中、網掛けのハッチングで示す)SLであって、たとえば約100μm程度の幅を有している。

[0028]

また、半導体集積回路の周辺には、半導体集積回路への水分の浸入を防ぐ機能を有するガードバンドが形成されており、隣接するガードバンドによって挟まれた領域をスクライブ領域SLとすることができる。このガードバンドは、後に説明するように、たとえば配線および上下配線間を接続するプラグ等を積み重ねた積層構造からなる。

[0029]

図2(a)は、本実施の形態1である複数のTEGが配置されたスクライブ領域の一部(第1スクライブ領域SL1)の模式図を示し、図2(b)は、複数のTEGが配置されたスクライブ領域の他の一部(第2スクライブ領域SL2)の模式図を示す。第1スクライブ領域SL1および第2スクライブ領域SL2の幅は、共に約100 μ m程度である。

[0030]

第1スクライブ領域 SL1 には、たとえば走査型電子顕微鏡で観察しながら、 先端の曲率半径が約 $0.05~\mu$ m $\sim 0.8~\mu$ m程度の鋭利な探針(以下、ナノプローブと称す)を接触させることのできる第1 電極パッド(図示せず)を備えた複



数のTEGが敷き詰められている。たとえば幅(X方向)が約 100μ m程度、長さ(Y方向)が約 280μ m程度の領域には、40個のTEGが配置される。上記第1電極パッドは、図2(a)中、矩形で示したTEGの配置領域に置かれている。

[0031]

第2スクライブ領域 SL2には、たとえば光学顕微鏡で観察しながら、先端の曲率半径が約 $10\sim20\mu$ m程度の探針(以下、プローブと称す)を接触させることのできる第2電極パッド BP2を備えた複数のTEGが配置されている。たとえば幅(X方向)が約 100μ m程度、長さ(Y方向)が約 280μ m程度の領域には、 $3\sim4$ 個のTEGが配置される。

[0032]

図3は、第1スクライブ領域SL1に配置された複数のTEGおよび第1電極 パッドBP1の一例を示す要部平面図である。

[0033]

隣接するガードバンドGBに挟まれた第1スクライブ領域SL1には、MISFET(metal insulator semiconductor field effect transistor)によって構成されたTEGを例示することができる。MISFETのゲートG、ソースS、ドレインDの各々には第1電極パッドBP1(図中、網掛けのハッチングで示す)が接続されている。この第1電極パッドBP1は、半導体基板上の最上層配線で構成された一辺が $0.5\,\mu$ m以下の微小な矩形の電極であり、それぞれが他の電極と結線されない孤立パターンである。第1電極パッドBP1を微小な孤立パターンとすることにより、第1スクライブ領域SL1に多数のTEGを敷き詰めることができる。

[0034]

TEGの測定は、たとえば走査型電子顕微鏡で観察しながら、第1電極パッド BP1に、たとえばナノプローブを接触させることによって行われる。このナノ プローブはタングステンからなり、電解研磨法を用いて所望する曲率半径を有す る先端に加工することができる。

[0035]



なお、第1電極パッドBP1の形状を一辺が 0.5 μ m以下の矩形としたが、 第1スクライブ領域 S L 1 に配置される T E G の形状や寸法に応じて、第1電極 パッドBP1の寸法を選ぶことができる。たとえば、第1電極パッドBP1の形 状を一辺が 1 μ m以下の矩形としてもよく、あるいは一辺が 1 0 μ m以下の矩形 としてもよい。

[0036]

図4は、第2スクライブ領域SL2に配置されたTEGおよび複数の第2電極パッドBP2の一例を示す要部平面図である。

[0037]

第2スクライブ領域SL2には、MISFETによって構成されたTEGを例示することができる。このTEGは、光学顕微鏡により容易に位置合わせができ、かつ確実に電気的接触をとることができるプローブを備えた装置を用いて測定することができる。すなわち、TEGを構成するMISFETのゲートG、ソースS、ドレインDの各々には、半導体基板上の最上層配線で構成された一辺が約20μm以上、たとえば約80μm程度の矩形の電極である第2電極パッドBP2が接続されている。第2スクライブ領域SL2の約70%程度は上記第2電極パッドBP2によって占められる。

[0038]

図5は、第1スクライブ領域SL1におけるTEGを示す半導体基板の要部断面図の一例を示す。

[0039]

第1スクライブ領域SL1は、隣接するガードバンドGBで挟まれており、一方のガードバンドGB近くの製品回路領域Aには、たとえばMOS(metal oxide semiconductor)回路、他方のガードバンドGB近くの製品回路領域Bには、たとえば容量素子Cおよび抵抗素子Rが形成されている。第1スクライブ領域SL1には、MISFETで構成されるTEGが複数個配置されており、半導体基板の主面上に設けられた素子分離領域で囲まれた領域を、一つのTEGの領域とすることができる。なお、第1スクライブ領域SL1に配置されたTEGとして、MISFETを例示したが、評価に必要とされるその他の回路素子によってT



EGを構成してもよい。

[0040]

たとえば、p型の単結晶からなる半導体基板1の主面にはpウェル2およびnウェル3,3 aが形成されている。nウェル3は、相対的に浅い領域に形成されたウェルであり、nウェル3 aは、相対的に深い領域に形成された埋め込みウェルであって、たとえば入出力回路などから半導体基板1を通じてノイズが浸入するのを防止するために形成される。

[0041]

第1スクライブ領域SL1および製品回路領域Aには、nチャネルMISFE TQnとpチャネルMISFETQpとが形成されており、これらの間は素子分離絶縁膜4で分離されている。

[0042]

nチャネルMISFETQnは、素子分離絶縁膜4に囲まれた活性領域に形成されている。活性領域の半導体基板1にはpウェル2が形成されており、このpウェル2の表面には一対のn⁻型半導体領域5と一対のn⁺型半導体領域6とからなるソース、ドレインが形成されている。一対のn⁺型半導体領域6の表面には自己整合シリサイド技術によってシリサイド層7が形成されている。シリサイド層7は、たとえばチタン(Ti)シリサイド、コバルト(Co)シリサイド等である。さらに、一対のn⁻型半導体領域5間のpウェル2上には、たとえば酸化シリコン膜で構成されるゲート絶縁膜8が形成され、その上には、不純物が導入された多結晶シリコン膜からなるゲート電極9nが形成されている。ゲート電極9nの上面にはシリサイド層7が設けられ、ゲート電極9nの側壁には、たとえば酸化シリコン膜からなるサイドウォールスペーサ10が設けられている。

[0043]

同様に、p チャネルM I S F E T Q p は、素子分離絶縁膜 4 に囲まれた活性領域に形成されている。活性領域の半導体基板 1 にはn ウェル 3 が形成されており、2 のn ウェル 3 の表面には一対のp 型半導体領域 1 1 と一対のp サ型半導体領域 1 2 とからなるソース、ドレインが形成されている。一対のp サ型半導体領域 1 2 の表面にはシリサイド層 7 が形成されている。さらに、一対のp 型半導体



領域11間のnウェル3上には、たとえば酸化シリコン膜で構成されるゲート絶縁膜8が形成され、その上には、不純物が導入された多結晶シリコン膜からなるゲート電極9pが形成されている。ゲート電極9pの上面にはシリサイド層7が設けられ、ゲート電極9pの側壁には、たとえば酸化シリコン膜からなるサイドウォールスペーサ10が設けられている。

[0044]

容量素子Cは、素子分離絶縁膜4上に形成されている。容量素子Cを構成する下部電極13は、上記nチャネルMISFETQnのゲート電極9nおよびpチャネルMISFETQpのゲート電極9pを構成する多結晶シリコンと同一層の導電膜によって構成され、下部電極13の側壁にはサイドウォールスペーサ10が形成されている。下部電極13の一部上面にはシリサイド層7が形成されている。さらに、下部電極13上には容量絶縁膜14を介して上部電極15が形成されている。容量絶縁膜14は、たとえば酸化シリコン膜と窒化シリコン膜とが下層から順に堆積された積層膜によって構成されており、上部電極15は、不純物が導入された多結晶シリコン膜によって構成されている。上部電極15の上面にはシリサイド層7が設けられ、上部電極15の側壁には、たとえば酸化シリコン膜からなるサイドウォールスペーサ16が設けられている。

[0045]

抵抗素子Rは、素子分離絶縁膜4上に形成されている。抵抗素子Rの抵抗体17は、上記容量素子Cの上部電極15を構成する多結晶シリコン膜と同一層の導電膜によって構成されている。抵抗体17の一部上面にはシリサイド層7が設けられ、抵抗体17の側壁にはサイドウォールスペーサ16が設けられている。

[0046]

さらに、nチャネルMISFETQn、pチャネルMISFETQp、容量素子Cおよび抵抗素子R上には、4層構造の配線が形成されている。なお、図5では、4層配線を例示したが、5層以上または3層以下の多層配線を形成してもよい。

[0047]

第1配線層M1は、たとえば酸化シリコン膜で構成された第1層間絶縁膜18



上に形成され、第1層間絶縁膜18の必要部分に形成された接続孔19に埋め込まれたプラグ20を介して、nチャネルMISFETQnのソース、ドレイン、pチャネルMISFETQpのソース、ドレイン、容量素子Cの下部電極13、上部電極15および抵抗素子Rの抵抗体17に接続されている。なお、図示はしないが、第1配線層M1は、nチャネルMISFETQnのゲート電極9nおよびpチャネルMISFETQpのゲート電極9pにも接続されている。プラグ20および第1配線層M1は、たとえばタングステン等からなる。

[0048]

第2配線層M2は、たとえば酸化シリコン膜で構成された第2層間絶縁膜21上に形成され、第2層間絶縁膜21の必要部分に形成された接続孔22に埋め込まれたプラグ23を介して、第1配線層M1に接続されている。プラグ23は、たとえばバリアメタル層および主導電層である銅膜からなり、バリアメタル層は、配線および接続部材の主成分である銅(Cu)の拡散を防止するとともに、銅と絶縁膜との接着性を向上させる機能を有し、たとえば窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)等である。第2配線層M2は、たとえばバリアメタル層および主導電層である銅膜からなり、第2層間絶縁膜21に形成した溝上に配線用金属を埋め込んだ後、溝外部の余分な金属をCMP(chemical mechanical polishing)法を用いて除去することにより溝内に配線パターンを形成する方法、いわゆるシングルダマシン(single damascene)法によって形成することができる。

[0049]

第3配線層M3は、たとえば酸化シリコン膜で構成された第3層間絶縁膜24 上に形成され、第3層間絶縁膜24の必要部分に形成された接続孔25に埋め込まれたプラグ26を介して、第2配線層M2に接続されている。プラグ26は、たとえば上記プラグ23と同様に、バリアメタル層および主導電層である銅膜からなり、第3配線層M3は、たとえば上記第2配線層M2と同様にバリアメタル層および主導電層である銅膜からなる。

[0050]

第4配線層M4は、たとえば酸化シリコン膜で構成された第4層間絶縁膜27



上に形成され、第4層間絶縁膜27の必要部分に形成された接続孔28に埋め込まれたプラグ29を介して、第3配線層M3に接続されている。プラグ29は、たとえばタングステン等からなり、第4配線層M4は、たとえばアルミニウム等からなる。さらに、半導体集積回路を保護するためのパッシベーション膜(保護膜)30が半導体基板1のほぼ全面を覆っている。

[0051]

最上層配線である第4配線層M4によって、第1スクライブ領域SL1の第1電極パッドBP1、および製品回路に接続された信号入出力用等のボンディングパッドBP3が構成されている。ボンディングパッドBP3は、チップCPの中央部またはチップCPの周辺部に配置することができる。ボンディングパッドBP3上のパッシベーション膜30には開孔部31が形成され、ボンディングパッドBP3の表面の一部が、パッケージの外部端子との接続のために露出している。しかし、第1スクライブ領域SL1上ではパッシベーション膜30は除去されず、第1スクライブ領域SL1の第1電極パッドBP1はパッシベーション膜30によって覆われている。後述するように、特性評価または不良解析に用いられるTEGの第1電極パッドBP1上のパッシベーション膜30は測定時に除去される。

[0052]

第1電極パッドBP1は、第3配線層M3と第4配線層M4とをつなぐ接続孔28の孔径の設計寸法に第4配線層M4と接続孔28との合わせ余裕を加えた寸法を一辺とする矩形の電極である。たとえば、接続孔28の孔径が $0.15\mu m$ (L)の場合、合わせ余裕を考慮して、第1電極パッドBP1の一辺は、約 $0.2\mu m$ (L×4/3)程度となる。

[0053]

ガードバンドGBは、半導体基板1上に下層からプラグ20、第1配線層M1 、プラグ23、第2配線層M2、プラグ26、第3配線層M3、プラグ29および第4配線層M4を積層してなり、半導体集積回路の周辺に設けられている。

[0054]

図6は、第1スクライブ領域SL1に配置されたTEGの一部を拡大して示す



。(a)は、TEGの概略斜視図、(b)は、TEGの概略断面図であり、MISFETによって構成され、2層構造の配線を有するTEGが例示されている。

[0055]

半導体基板32上に設けられたMISFETのゲート33、ソース、ドレインは、プラグ34を介して第1配線層M1に接続されている。さらに、第1配線層M1は、プラグ35を介して最上層配線である第2配線層M2に接続されている。第2配線層M2は、特性評価または不良解析に用いられるTEGの第1電極パッドBP1を構成し、その表面はパッシベーション膜36によって覆われている。また、第2配線層M2からなる一個の第1電極パッドBP1は、一個のプラグ35に接続され、複数のプラグ35とは結線されていない孤立パターンである。

[0056]

図7は、第1スクライブ領域SL1におけるTEGを示す半導体基板の要部断面図の他の例である。図には、第1スクライブ領域SL1に配置されたnチャネルMISFETによって構成され、2層構造の配線を有する複数のTEGを示している。なお、第1スクライブ領域SL1に配置されたTEGとして、nチャネルMISFETを例示したが、評価に必要とされるその他の回路素子によってTEGを構成してもよい。


[0057]

前記図5に示した第1スクライブ領域SL1と同様に、半導体基板1の主面上に設けられた素子分離領域4 a で囲まれた領域を、一つのTEGの領域とすることができる。第1スクライブ領域SL1に形成されたMISFETは、前記図5で説明したnチャネルMISFETQnとほぼ同じ構造であることから、その説明は省略する。

[0058]

第1配線層M1は、たとえば酸化シリコン膜で構成された第1層間絶縁膜37 上に形成され、第1層間絶縁膜37の必要部分に形成された接続孔38に埋め込まれたプラグ39を介して、nチャネルMISFETのソース、ドレインなどに接続されている。プラグ39は、たとえばタングステン等である。

[0059]



[0060]

第2配線層M2は、第1配線層M1の上層の第2層間絶縁膜43に形成された接続孔44と配線溝(図示せず)とに同一部材が埋め込まれた、いわゆるデュアルダマシン(dual damascene)配線とすることができる。第2配線層M2は、たとえばバリアメタル層および主導電層である銅膜からなり、バリアメタル層は、たとえば窒化チタン、タンタル、窒化タンタル等である。

[0061]

第2層間絶縁膜43は、たとえばキャップ絶縁膜43a、第1絶縁膜43b、配線形成用のストッパ絶縁膜43cおよび配線形成用の第2絶縁膜43dが下層から順に堆積された積層膜によって構成され、キャップ絶縁膜43aおよび第1 絶縁膜43bには、第1配線層M1に達する接続孔44、ストッパ絶縁膜43c および第2絶縁膜43dには、第2配線層M2が埋め込まれる配線溝が形成される。

[0062]

キャップ絶縁膜43 a は、第1 絶縁膜43 b に対してエッチング選択比を有する材料で構成され、たとえば窒化シリコン膜であり、第1 絶縁膜43 b は、たとえば酸化シリコン膜である。また、ストッパ絶縁膜43 c は、第1 絶縁膜43 b または第2 絶縁膜43 d に対してエッチング選択比を有する材料で構成され、たとえば窒化シリコン膜であり、第2 絶縁膜43 d は、たとえば酸化シリコン膜である。さらに、ストッパ絶縁膜43 c は、第2 配線層M2の上層に成膜されるパッシベーション膜46のエッチングストッパ層としても機能する。

[0063]



最上層配線である第2配線層M2によって、第1スクライブ領域SL1の第1電極パッドBP1が構成されている。第1スクライブ領域SL1上のパッシベーション膜46には広く開孔部47が設けられており、パッシベーション膜46をエッチングする際に配線形成用の第2絶縁膜43dも除去されて、第1電極パッドBP1が島状に露出している。

[0064]

図8は、第2スクライブ領域SL2におけるTEGを示す半導体基板の要部断面図の一例である。

[0065]

第1スクライブ領域SL1と同様に、第2スクライブ領域SL2は、隣接するガードバンドGBで挟まれており、一方のガードバンドGB近くの製品回路領域Aには、たとえばMOS回路、他方のガードバンドGB近くの製品回路領域Bには、たとえば容量素子Cおよび抵抗素子Rが形成されている。第2スクライブ領域SL2には、nチャネルMISFETQnで構成されるTEGが配置されている。なお、図8では、第2スクライブ領域SL2に配置されるTEGとして、nチャネルMISFETQnを例示したが、評価に必要とされるその他の回路素子によってTEGを構成してもよい。また、4層配線を例示したが、5層以上または3層以下の多層配線を形成してもよい。

[0066]

第2スクライブ領域SL2に形成された第1配線層M1、第2配線層M2および第3配線層M3については、各々第1スクライブ領域SL1に形成された第1配線層M1、第2配線層M2および第3配線層M3とほぼ同じであるので、その説明は省略する。

[0067]

最上層配線である第4配線層M4によって、第2スクライブ領域SL2の第2電極パッドBP2、および製品回路に接続された信号入出力用等のボンディングパッドBP3が構成されている。ボンディングパッドBP3は、チップCPの中央部またはチップCPの周辺部に配置することができる。ボンディングパッドBP3上のパッシベーション膜30には開孔部31が形成され、ボンディングパッ



ドBP3の表面の一部が、パッケージの外部端子との接続のために露出している

[0068]

同様に、第2スクライブ領域SL2に配置された第2電極パッドBP2上のパッシベーション膜30にも開孔部31aが形成され、第2電極パッドBP2の表面の一部が露出している。第2電極パッドBP2上の開孔部31aとボンディングパッドBP3上の開孔部31とは同じリソグラフィエ程およびエッチング工程で形成される。

[0069]

図9は、第2スクライブ領域SL2に配置されたTEGの一部を拡大して示す。(a)は、TEGの概略斜視図、(b)は、TEGの概略断面図であり、MISFETによって構成され、2層構造の配線を有するTEGが例示されている。

[0070]

半導体基板32上に設けられたMISFETのゲート33、ソース、ドレインは、プラグ34を介して第1配線層M1に接続されている。さらに、第1配線層M1は、プラグ35を介して最上層配線である第2配線層M2に接続されている。第2配線層M2は、特性評価または不良解析に用いられるTEGの第2電極パッドBP2を構成し、その表面の一部は、パッシベーション膜36を開孔することにより露出している。また、第2配線層M2からなる一個の第2電極パッドBP2は、一個のプラグ35に接続してもよく、または複数のプラグ35に接続してもよい。たとえば複数のMISFETのゲートを一個の第2電極パッドBP2に接続し、共通ゲートの第2電極パッドBP2を構成してもよく、同様に、複数のMISFETのソースを一個の第2電極パッドBP2に接続し、共通ソースの第2電極パッドBP2を構成してもよい。

[0071]

次に、前記図7に示した第1スクライブ領域SL1におけるTEGの製造方法の一例を図10~図14に示した半導体基板の要部断面図を用いて工程順に説明する。

[0072]

まず、図10に示すように、たとえばp⁻型の単結晶シリコンからなる半導体基板1を用意し、半導体基板1の主面に素子分離領域4aを形成する。素子分離領域4aは、たとえば以下のようにして形成できる。まず、半導体基板1の主面上に酸化シリコン膜および窒化シリコン膜を順次形成し、この窒化シリコン膜をパターニングされたフォトレジスト膜を用いてエッチングし、このエッチングされた窒化シリコン膜をマスクとして半導体基板1に浅溝を形成する。その後、浅溝を埋め込む絶縁膜、たとえば酸化シリコン膜を堆積し、CMP法等を用いて浅溝以外の領域の酸化シリコン膜を除去し、さらにウェットエッチング法等により窒化シリコン膜を除去する。これより素子分離領域4aが形成される。

[0073]

次に、パターニングされたフォトレジスト膜をマスクとして不純物をイオン注入し、pウェル2およびnウェル3aを形成する。pウェル2にはp型の導電型を示す不純物、たとえばボロン(B)をイオン注入し、nウェル3aにはn型の導電型を示す不純物、たとえばリン(P)をイオン注入する。この後、各ウェル領域にMISFETのしきい値を制御するための不純物をイオン注入してもよい

[0074]

次に、ゲート絶縁膜8となる酸化シリコン膜、ゲート電極9nとなるn型不純物が導入された多結晶シリコン膜、キャップ絶縁膜48となる酸化シリコン膜を順次堆積した後、パターニングされたフォトレジスト膜をマスクとしてこれらの膜を順次エッチングする。これにより、ゲート絶縁膜8、ゲート電極9nおよびキャップ絶縁膜48を形成する。ゲート絶縁膜8は、たとえばCVD (chemical vapor deposition) 法により形成することができ、ゲート電極9nはCVD法により形成することができる。

[0075]

次に、半導体基板1上に、たとえばCVD法で酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極9nの側壁にサイドウォールスペーサ10を形成する。その後、フォトレジスト膜をマスクとして、pウェル2にn型不純物(たとえばリン、ヒ素(As))をイオン注入



し、pウェル2上のゲート電極9nの両側にn⁺型半導体領域6を形成する。n⁺型半導体領域6は、ゲート電極9nおよびサイドウォールスペーサ10に対して自己整合的に形成され、nチャネルMISFETのソース、ドレインとして機能する。

[0076]

なお、サイドウォールスペーサ10の形成前に相対的に低濃度のn 型半導体領域5を形成し、サイドウォールスペーサ10の形成後に相対的に高濃度のn 型半導体領域6を形成して、いわゆるLDD (lightly doped drain) 構造としてもよい。

[0077]

また、半導体基板1上に、たとえばコバルト膜またはチタン膜をスパッタリング法で堆積し、次いで熱処理を半導体基板1に施すことにより、nチャネルMISFETのゲート電極9nの表面およびソース、ドレインを構成する一対のn⁺型半導体領域6に選択的にシリサイド層を形成してもよい。シリサイド層は、たとえばチタンシリサイド、コバルトシリサイド等である。なお、この場合、ゲート電極9n上のキャップ絶縁膜48は形成しない。

[0078]

次に、図11に示すように、半導体基板1上にスパッタ法またはCVD法で酸化シリコン膜を堆積した後、その酸化シリコン膜を、たとえばCMP法で研磨することにより、表面が平坦化された第1層間絶縁膜37を形成する。第1層間絶縁膜37は、窒化シリコン膜、SOG (spin on glass) 膜、BPSG (boron phosphor silicate glass) 膜、PSG (phosphor silicate glass) 膜等の積層膜で形成してもよい。

[0079]

次に、リソグラフィ・エッチング技術を用いて第1層間絶縁膜37に接続孔38を形成する。この接続孔38は、 n^+ 型半導体領域6またはゲート電極9n上などの必要部分に形成する。

[0080]

次に、接続孔38内にプラグ39を、たとえば以下のようにして形成する。ま



ず、接続孔38の内部を含む半導体基板1の全面に窒化チタン膜を、たとえばCVD法で形成し、さらに接続孔38を埋め込むタングステン膜を、たとえばCVD法で形成する。その後、接続孔38以外の領域の窒化チタン膜およびタングステン膜を、たとえばCMP法により除去してプラグ39を形成する。

[0081]

次に、第1層間絶縁膜37およびプラグ39上にストッパ絶縁膜40を形成し、さらに配線形成用の絶縁膜41を形成する。ストッパ絶縁膜40は、絶縁膜41への溝加工の際にエッチングストッパとなる膜であり、絶縁膜41に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜40は、たとえば窒化シリコン膜とし、絶縁膜41は、たとえば酸化シリコン膜とする。次いで、リソグラフィ・エッチング技術を用いてストッパ絶縁膜40および絶縁膜41の所定の領域に配線溝42を形成する。

[0082]

次に、配線溝42の内部に第1配線層M1を形成する。第1配線層M1は、タングステン膜からなる。第1配線層M1の形成は、たとえば以下のようにして行う。まず、配線溝42の内部を含む半導体基板1の全面にタングステン膜を形成する。タングステン膜の形成には、たとえばCVD法を用いる。その後、配線溝42以外の領域のタングステン膜を、たとえばCMP法により除去して第1配線層M1を形成する。

[0083]

次に、デュアルダマシン法により第2配線層M2を形成する。まず、図12に示すように、絶縁膜41および第1配線層M1上にキャップ絶縁膜43a、第1 絶縁膜43b、配線形成用のストッパ絶縁膜43c、配線形成用の第2絶縁膜4 3dを順次形成する。

[0084]

キャップ絶縁膜43 a および第1 絶縁膜43 b には、後に説明するように接続孔44 が形成される。キャップ絶縁膜43 a は、第1 絶縁膜43 b に対してエッチング選択比を有する材料で構成され、たとえば窒化シリコン膜とすることができる。窒化シリコン膜は、たとえばプラズマCVD法によって形成される。第1



絶縁膜43bは、酸化シリコン膜からなり、たとえばCVD法によって形成される。

[0085]

ストッパ絶縁膜43 c および第2 絶縁膜43 d には、後に説明するように配線溝45 が形成される。ストッパ絶縁膜43 c は、第2 絶縁膜43 d に対してエッチング選択比を有する材料で構成され、たとえば窒化シリコン膜とすることができる。窒化シリコン膜は、たとえばプラズマC V D 法によって形成される。第2 絶縁膜43 d は、たとえば原料ガスとしてTEOS (tetra ethyl ortho silica te: $Si(OC_2H_5)$) ガスとオゾン O(3) ガスとを用いたプラズマC V D 法で形成されたTEOS 酸化膜とすることができる。

[0086]

次に、キャップ絶縁膜43aおよび第1絶縁膜43bに接続孔44を、ストッパ絶縁膜43cおよび第2絶縁膜43dに配線溝45を形成する。デュアルダマシン法による接続孔44および配線溝45は、たとえば以下のように形成できる

[0087]

まず、孔パターンにパターニングされたフォトレジスト膜をマスクとして、たとえばドライエッチング法により第2絶縁膜43d、ストッパ絶縁膜43cおよび第1絶縁膜43bを順次エッチングする。この際、キャップ絶縁膜43aはエッチングストッパ層として機能する。次に、上記フォトレジスト膜を除去した後、溝パターンにパターニングされたフォトレジスト膜をマスクとして、たとえばドライエッチング法により第2絶縁膜43dをエッチングする。この際、ストッパ絶縁膜43cはエッチングストッパ層として機能する。その後、露出しているキャップ絶縁膜43aをエッチング除去する。

[0088]

次に、接続孔44および配線溝45の内部に第2配線層M2を形成する。第2 配線層M2はバリアメタル層および主導電層である銅膜からなり、第1配線層M 1と第2配線層M2とを接続する接続部材は、第2配線層M2と一体に形成され る。第2配線層M2の形成方法は、たとえば以下のように行う。



[0089]

まず、図13に示すように、接続孔44および配線溝45の内部を含む半導体基板1の全面にバリアメタル層49aを形成する。バリアメタル層49aは、たとえば窒化チタン、タンタル、窒化タンタル等である。次に、バリアメタル層49a上に銅のシード層(図示せず)を、たとえばCVD法またはスパッタ法により形成した後、銅膜49bをメッキ法により形成する。メッキ法は電解メッキ、無電解メッキのいずれの方法を用いてもよい。また、銅膜49bはメッキ法に限らず、スパッタ法により形成してもよい。この場合、上記シード層は必要ではない。スパッタ法により銅膜49bを形成する場合には、接続孔44および配線溝45に銅が埋め込まれるように熱処理を施して銅をリフローさせることができる

[0090]

次に、図14に示すように、CMP法を用いて銅膜49bおよびシード層を研磨する。銅は研磨速度が大きいので、まず先に銅の部分が除去される。さらに研磨を継続し、第2絶縁膜43d上のバリアメタル層49aも除去する。これにより配線溝45以外の領域の銅膜49b(シード層を含む)およびバリアメタル層49aが除外されて、接続部材と一体に形成された第2配線層M2が形成される。その後、たとえば酸化シリコン膜からなるパッシベーション膜46で半導体基板1の全面を覆う。酸化シリコン膜は、たとえばプラズマCVD法で形成される

[0091]

次に、リソグラフィ・エッチング技術を用いて、第1スクライブ領域SL1のパッシベーション膜46を除去し、同時にストッパ絶縁膜43cをエッチングストッパ層に用いて、第2絶縁膜43dを除去する。これにより、前記図7に示すように、第1スクライブ領域SL1に、島状に露出した第2配線層M2によって構成される第1電極パッドBP1が形成される。

[0092]

次に、図15~図18を用いて、前記図5に示した半導体装置の第1スクライブ領域SL1に配置されたTEGの電気的特性を測定する方法について説明する



。図15は、TEG特性の測定方法を説明するための工程図、図16は、TEGに備わる第1電極パッドBP1の一部表面が露出した形態を示す半導体基板の拡大断面図、図17は、TEGに備わる第1電極パッドBP1にナノプローブNPが接触した形態を示す半導体基板の拡大断面図、図18は、独立に移動できる複数のナノプローブNPを走査型電子顕微鏡内に組み込んだ測定装置MSの概略図である。

[0093]

まず、図16に示すように、測定するTEGに備わった第1電極パッドBP1上のパッシベーション膜36を除去し、第1電極パッドBP1の表面の一部を露出させる(図15の工程100)。第1電極パッドBP1上のパッシベーション膜36は、たとえば集束イオンビーム(focused ion beam:FIB)法または反応性イオンエッチング(reactive ion etching:RIE)法によって除去される。上記FIB法では、たとえばガリウムイオンを約30keV程度で加速し、30~50nm程度のビーム径に集束して、パッシベーション膜36をスパッタ除去することができる。なお、第1電極パッドBP1上のパッシベーション膜36を除去する際、第1電極パッドBP1が同時に除去されても、第1電極パッドBP1が接続しているプラグ35が、第1電極パッドBP1の代わりの電極となり、TEGの特性測定を行うことができる。

[0094]

なお、前記図7に示した半導体装置では、すでに第1スクライブ領域SL1上のパッシベーション膜46が除去されて、第1電極パッドBP1の表面が露出しているので、上記工程100は省略される。

[0095]

次に、図17に示すように、測定装置MSの試料台50上にウエハを載せた後(図15の工程101)、nmオーダの分解能を持つ、たとえば走査型電子顕微鏡で観察しながら、図18に示すように、複数のナノプローブNPの先端を第1電極パッドBP1に接触させる(図15の工程102)。

[0096]

測定装置MSに組み込まれた走査型電子顕微鏡は、電子源51、偏向レンズ5



2、2次電子検出器53から構成されており、1次電子ビーム54が系統的にウエハ上を掃引し、ウエハ表面から放出される2次電子の強度を記録することで、ウエハ上のパターンが観察される。走査型電子顕微鏡で観察しながらナノプローブNPを接触させるべき第1電極パッドBP1の上まで移動させる。この移動は、ナノプローブNPそれぞれの粗動機構55x,55y,55zおよび微動機構56からなる探針移動機構を制御することにより行う。なお、図17では、3本のナノプローブNPを例示したが、探針の数はこれに限るものではない。

[0097]

次に、たとえば接触電流の飽和等により正確な接触確認を行う(図15の工程103)。その後、複数のナノプローブNP間の電流-電圧特性を、たとえば汎用テスター57等で測定することで(図15の工程104)、TEGの電気的特性を得ることができる。

[0098]

なお、本実施の形態1では、スクライブ領域SLを第1電極パッドBP1を備えたTEGが配置された第1スクライブ領域SL1と、第2電極パッドBP2を備えたTEGが配置された第2スクライブ領域SL2とで構成したが、上記第1電極パッドBP1を備えたTEG、または上記第2電極パッドBP2を備えたTEGのみをスクライブ領域SLに配置してもよい。

[0099]

このように、本実施の形態1によれば、ウエハ上のスクライブ領域SLに多数のTEGを配置することができ、上記TEGの特性を評価することによって多くのデータを得ることができる。これにより、開発および量産段階における半導体製品の歩留まりの維持、向上を実現することができる。

[0100]

(実施の形態2)

前記実施の形態1では、一辺が、たとえば約0.5μm以下の矩形の第1電極 パッドBP1が備わったTEGと、一辺が、たとえば約20μm以上の矩形の第 2電極パッドBP2が備わったTEGについて説明したが、本実施の形態2では 、一辺が、たとえば約0.5μm以下の矩形の第1電極パッドBP1と、一辺が



、たとえば約20μm以上の矩形の第2電極パッドBP2とが備わったTEGについて説明する。

[0101]

図19は、第3のスクライブ領域SL3に配置された複数のTEGおよび電極パッドの一例を示す要部平面図である。

[0102]

第3のスクライブ領域SL3には、MISFETによって構成されたTEGを例示することができる。MISFETのソースS、ドレインDの各々には、一辺が 0.5 μ m程度の微小な矩形の電極であって、それぞれが他の電極と結線されない孤立パターンである第1電極パッドBP1(図中、網掛けのハッチングで示す)が接続されている。一方、MISFETのゲートGおよびウェル(または半導体基板)の給電には、一辺が、たとえば約80μm程度の矩形の電極である第2電極パッドBP2が接続されている。一つの第2電極パッドBP2は、複数のMISFETのゲートG、または複数のMISFETのウェル(または半導体基板)に接続されている。ゲートGおよびウェル(または半導体基板)に第2電極パッドBP2を接続することによってインピーダンスが低減されるので、たとえば外部からの信号電圧をMISFETに供給する場合、信号電圧の変動等を抑えることができる。

[0103]

図20は、第3のスクライブ領域SL3に配置された複数のTEGをMISF ETで構成した場合のTEGの配置領域(図中、網掛けのハッチングで示す)お よび第2電極パッドBP2の配置例の概略図である。第1電極パッドBP1は、 図中、網掛けのハッチングで示したTEGの配置領域に置かれている。

[0104]

基板電位、ウェル電位およびドレインへ供給される電源電圧は、各々第2電極パッドBP2(SUB), BP2(WEL), BP2(D)を用いて給電され、一つの第2電極パッドBP2は、複数のMISFETに共通に接続されている。これにより、たとえば基板電位、ウェル電位等に十分な接地特性を提供することができる。一方、図示はしないが、ゲートへ供給される電圧またはソースへ供給



されるグランド電位は、第1電極パッドBP1を用いて給電されており、測定時は第1電極パッドBP1にナノプローブを接触させる。

[0105]

図21は、第3のスクライブ領域SL3に配置された複数のTEGをリングオシレータ等の高周波回路で構成した場合のTEGの配置領域(図中、網掛けのハッチングで示す)および第2電極パッドBP2の配置例の概略図である。第1電極パッドBP1は、図中、網掛けのハッチングで示したTEGの配置領域に置かれている。

[0106]

基板電位、電源電圧は、各々第2電極パッドBP2(SUB),BP2(VC)を用いて給電され、一つの第2電極パッドBP2は、複数の高周波回路に共通に接続されている。これにより、たとえば基板電位または高周波の電源電圧に十分な接地特性を提供することができる。一方、図示はしないが、入力端子および出力端子などは、第1電極パッドBP1を用いて給電されており、測定時は第1電極パッドBP1にナノプローブNPを接触させる。

[0107]

このように、本実施の形態2によれば、TEGに安定した基板(またはウェル)電位または電源電圧の供給を必要とする場合、一つのTEGに備わる電極パッド第1電極パッドBP1と第2電極パッドBP2とを併用する。第1電極パッドBP1を用いることにより、TEGの高集積化を実現すると同時に、基板(またはウェル)電位または電源電圧は、複数のTEGに共有される第2電極パッドBP2から供給されて、TEGへの良好な接地特性を外部から供給することができる。

[0108]

(実施の形態3)

本実施の形態3であるナノプローブを用いた半導体製品の実デバイスの特性評価または不良解析を説明する。実デバイスとして、図22に示した基本論理回路の一つであるCMOSインバータ回路を挙げて、その論理値の測定方法を説明する。図22(a)は、CMOSインバータ回路の回路図、同図(b)は、CMO



Sインバータ回路を構成するnチャネルMISFETQnおよびpチャネルMISFETQpを示す半導体基板の要部斜視図である。図22(b)では、第1配線層からなる引き出し電極にナノプローブが接触した例を示しているが、多層配線の場合は、第2配線層以上の最上層配線からなる引き出し電極にナノプローブを接触させることができる。図中、SUBは半導体基板、PWELはpウェル、NWELはnウェルである。

[0109]

n本の入力とm本の出力から構成される論理回路においては(n+m+3)本のナノプローブを用いて測定される。上記+3本の内訳は基板電位用のナノプローブ、電源電位用のナノプローブ、および接触確認用のナノプローブである。多入出力論理回路において不良個所を特定使用とする場合、上記接触確認用のナノプローブは、多入出力論理回路上の任意のノードの電圧を記録する役目をはたすことが可能である。ここでは5本のナノプローブNP1~NP5が使用される。

[0110]

まず、測定に用いられる引き出し電極上のパッシベーション膜の表面に開孔部を形成した後、ナノプローブNP1~NP5を、それぞれ引き出し電極に接触させる。ナノプローブNP1はpチャネルMISFETQpのソースS、ナノプローブNP2はnチャネルMISFETQnのソースS、ナノプローブNP3は共通に接続されたnチャネルMISFETQnのゲートGとpチャネルMISFETQpのゲートG、ナノプローブNP4は共通に接続されたnチャネルMISFETQpのドレインDとpチャネルMISFETQpのドレインDに接触させることができる。ナノプローブNP5はオーミックコンタクトを確認するための接触確認用の探針である。

[0111]

次に、ナノプローブNP3とナノプローブNP5との間で電気抵抗を測定する。この抵抗が接触させている材料から予想される固有抵抗に等しくなるまで両ナノプローブNP3,NP5を引き出し電極上に降下させる。

[0112]

次に、ナノプローブNP1に電源電圧(Vcc)を印加し、ナノプローブNP



2にグランド電位(Vss)を印加する。入力端子(in)のナノプローブNP3にhighの電位(Vg)、たとえば5Vを印加すると、出力端子(out)のナノプローブNP4にはlowの電位(Vd)、たとえば0Vが観測される。また、入力端子(in)のナノプローブNP3にlowの電位(Vg)、たとえば0Vを印加すると、出力端子(out)のナノプローブNP4にはhighの電位(Vd)、たとえば5Vが観測される。これにより、CMOSインバータ回路の正常な論理的動作を確認することができる。

[0113]

CMOSインバータ回路が真理値表通りの動作をしなかった場合は、何れかのMISFET、配線または接続部等における不良が考えられる。たとえば、入力端子(in)にhighの電位(Vg)を印加しても、出力端子(out)の電位(Vd)が1owにならず、pチャネルMISFETQpとnチャネルMISFETQnとの抵抗に比例する電位が出力する場合は、pチャネルMISFETQpのショートが考えられる。また、入力端子(in)に1owの電位(Vg)を印加しても、出力端子(out)の電位(Vd)がhighにならず、pチャネルMISFETQpとnチャネルMISFETQnとの抵抗に比例する電位が出力する場合は、nチャネルMISFETQnのショートが考えられる。

[0114]

論理回路の基本は、インバータ回路、NAND回路、NOR回路などの単位論理機能を有する回路であることから、大規模な論理回路においても、これらの基本論理回路に切り離して計測することにより、どの基本論理回路が不良を起こしているかを同定することができる。さらに、基本論理回路内での素子の不良を検出することができる。

[0115]

このように、本実施の形態3によれば、半導体製品の任意の引き出し電極にナノプローブNPを接触させることで、実デバイスの特性評価または不良解析を行うことができる。これにより、たとえば基本回路単位で諸特性や不良箇所の同定を明らかにすることができ、また、半導体製品における不良個所、不良回路等を短期間に絞りこむことができて、半導体製品の歩留まりを向上することができる



•

[0116]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

[0117]

たとえば、前記実施の形態では、半導体製品を評価するTEGをスクライブ領域に配置したが、TEGを半導体回路領域に配置することができる。これにより、チップ状の半導体製品においても、TEGの特性評価または不良解析を行うことができる。従って、チップ状の半導体製品からも不良解析等に要するデータを得ることができて、半導体製品の歩留まりを向上することができる。

[0118]

【発明の効果】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

[0119]

スクライブ領域に多数配置されたTEGを測定することにより、半導体装置の 歩留まりを向上することができる。

[0120]

半導体製品の実デバイスの特性評価または不良解析を行うことにより、半導体 装置の歩留まりを向上することができる。

[0121]

半導体回路領域に配置されたTEGの特性評価または不良解析を行うことにより、半導体装置の歩留まりを向上することができる。

【図面の簡単な説明】

【図1】

本実施の形態1であるウエハ内のスクライブ領域を示す平面図である

【図2】

本実施の形態1である複数のTEGが配置されたスクライブ領域の模式図であ



る。

【図3】

第1スクライブ領域に配置された複数のTEGおよび電極パッドの一例を示す 要部平面図である。

【図4】

第2スクライブ領域に配置されたTEGの配置領域および複数の電極パッドの一例を示す要部平面図である。

【図5】

第1スクライブ領域に配置されたTEGを示す半導体基板の要部断面図の一例である。

【図6】

第1スクライブ領域に配置されたTEGの一部の拡大図であり、(a)は、TEGの概略斜視図、(b)は、TEGの概略断面図である。

【図7】

第1スクライブ領域に配置されたTEGを示す半導体基板の要部断面図の他の 例である。

【図8】

第2スクライブ領域に配置されたTEGを示す半導体基板の要部断面図の一例である。

【図9】

第2スクライブ領域に配置されたTEGの一部の拡大図であり、(a)は、TEGの概略斜視図、(b)は、TEGの概略断面図である。

【図10】

第1スクライブ領域に配置されたTEGの製造方法を工程順に示す半導体基板の要部断面図である。

【図11】

第1スクライブ領域に配置されたTEGの製造方法を工程順に示す半導体基板の要部断面図である。

【図12】



第1スクライブ領域に配置されたTEGの製造方法を工程順に示す半導体基板の要部断面図である。

【図13】

第1スクライブ領域に配置されたTEGの製造方法を工程順に示す半導体基板の要部断面図である。

【図14】

第1スクライブ領域に配置されたTEGの製造方法を工程順に示す半導体基板の要部断面図である。

【図15】

TEG特性の測定方法を説明するための工程図である。

【図16】

TEGに備わる電極パッドの一部表面が露出した形態を示す半導体基板の拡大 断面図である。

【図17】

TEGに備わる電極パッドに探針が接触した形態を示す半導体基板の拡大断面 図である。

【図18】

複数のナノプローブを備えた測定装置の概略図である。

【図19】

第3のスクライブ領域に配置された複数のTEGおよび電極パッドの一例を示す要部平面図である。

【図20】

第3のスクライブ領域に配置された複数のTEGおよび電極パッドの配置例の 概略図である。

【図21】

第3のスクライブ領域に配置された複数のTEGおよび電極パッドの配置例の 概略図である。

【図22】

(a)は、CMOSインバータ回路の回路図、(b)は、CMOSインバータ





回路を示す半導体基板の要部斜視図である。

【符号の説明】

- 1 半導体基板
- 2 pウェル
- 3 nウェル
- 3a nウェル
- 4 素子分離絶縁膜
- 4 a 素子分離領域
- 5 n 型半導体領域
- 6 n +型半導体領域
- 7 シリサイド層
- 8 ゲート絶縁膜
- 9 n ゲート電極
- 9 p ゲート電極
- 10 サイドウォールスペーサ
- 11 p型半導体領域
- 12 p +型半導体領域
- 13 下部電極
- 14 容量絶縁膜
- 15 上部電極
- 16 サイドウォールスペーサ
- 17 抵抗体
- 18 第1層間絶縁膜
- 19 接続孔
- 20 プラグ
- 21 第2層間絶縁膜
- 22 接続孔
- 23 プラグ
- 24 第3層間絶縁膜





- 25 接続孔
- 26 プラグ
- 27 第4層間絶縁膜
- 28 接続孔
- 29 プラグ
- 30 パッシベーション膜
- 3 1 開孔部
- 3 1 a 開孔部
- 32 半導体基板
- 33 ゲート
- 34 プラグ
- 35 プラグ
- 36 パッシベーション膜
- 37 第1層間絶縁膜
- 38 接続孔
- 39 プラグ
- 40 ストッパ絶縁膜
- 4 1 絶縁膜
- 4 2 配線溝
- 43 第2層間絶縁膜
- 43a キャップ絶縁膜
- 43b 第1絶縁膜
- 43c ストッパ絶縁膜
- 43d 第2絶縁膜
- 44 接続孔
- 4 5 配線溝
- 46 パッシベーション
- 4 7 開孔部
- 48 キャップ絶縁膜





- 49a バリアメタル層
- 49b 銅膜
- 50 試料台
- 5 1 電子源
- 52 偏向レンズ
- 53 2次電子検出器
- 54 1次電子ビーム
- 55x 粗動機構
- 55y 粗動機構
- 55z 粗動機構
- 56 微動機構
- 57 汎用テスター
- SW ウエハ
- CP チップ
- SL スクライブ領域
- SL1 第1スクライブ領域
- SL2 第2スクライブ領域
- SL3 第3のスクライブ領域
- TEG TEG (評価用の試料)
- GB ガードバンド
- BP1 第1電極パッド
- BP2 第2電極パッド
- BP2 (SUB) 第2電極パッド
- BP2 (WEL) 第2電極パッド
- BP2 (D) 第2電極パッド
- BP2 (VC) 第2電極パッド
- BP3 ボンディングパッド
- Qn nチャネルMISFET
- Qp pチャネルMISFET





- G ゲート
- S ソース
- D ドレイン

SUB 半導体基板

PWEL pウェル

NWEL nウェル


- C 容量素子
- R 抵抗素子
- M1 第1配線層
- M2 第2配線層
- M3 第3配線層
- M4 第4配線層
- MS 測定装置
- NP ナノプローブ
- NP1 ナノプローブ
- NP2 ナノプローブ
- NP3 ナノプローブ
- NP4 ナノプローブ
- NP5 ナノプローブ
- A 製品回路領域
- B 製品回路領域



【書類名】 図面

【図1】


Z 1








【図2】





【図3】

2 3




BP1:第1電極パッド SL1:第1スクライブ領域











【図5】






8

【図6】











【図7】






【図8】









【図9】








【図10】



 \boxtimes



【図11】




 \boxtimes



9

【図12】


 \boxtimes





8


【図13】






3028

【図14】






【図15】








【図16】








【図17】








【図18】






【図19】





【図20】


Z 20









Z 21






【図22】









【書類名】

要約書

【要約】

【課題】 スクライブ領域に多数配置されたTEGを測定することにより、半導体装置の歩留まりを向上することのできる技術を提供する。

【解決手段】 TEGの各々の端子に接続される第1電極パッドBP1を、半導体基板上の最上層配線で構成された一辺が約 $0.5\,\mu$ m以下の微小な矩形の孤立パターンとすることにより、第1 スクライブ領域 SL1に多数のTEGを敷き詰め、第1電極パッドBP1に、先端の曲率半径が $0.05\,\mu$ m \sim 0.8 μ m程度のナノプローブを接触させることによって、TEGの特性評価または不良解析を行う。

【選択図】 図3



特2001-013028



出願人履歴情報

識別番号

[000005108]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所